檢索結果：共22筆資料 檢索策略： "Hsiao-Chin Chen".ecommittee (精準) and cadvisor.raw="鍾勇輝"
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
本論文實現一個十二位元、每秒一億次取樣之連續漸進式類比數位轉換器(SAR ADC)。為了達到每秒一億次取樣的操作速度，使用次階漸進式 (Sub-Ranged SAR)的架構。主要以連續漸進式類比數位…
2
本論文實現兩個八位元超高速取樣之漸進式(SAR)類比數位轉換器(ADC)。主 要是以 SAR ADC 為基礎，為了提升 ADC 的操作速度，藉由骨牌式(Domino)操作 來減少比較器輸出至數位類比…
3
本論文探討十二位元之連續漸進式(SAR)類比數位轉換器(ADC)的設計與實現。這個ADC架構主要是以連續漸進式類比數位轉換器為基礎，為了提升取樣的操作速度，搭配使用次階式(Subrange)架構運作…
4
對於十六位元連續漸進式類比數位轉換器(SAR ADC)來說，雜訊與線性度是晶片實現的兩個主要難題。雜訊部分由於缺乏超取樣(Oversampling)與雜訊整形(Noise-shaping)等機制，主…
5
本論文探討一個使用背景校正技術之十四位元每秒二億五千萬次取樣雙通道時間交錯式類比數位轉換器。以管線化連續漸進式架構來說，第一級為主要的速度限制。為了緩解此問題，本論文使用次階式架構、二位元視窗切換技…
6
本論文著重在於在先進CMOS製程下，實現一個高速高解析度的類比數位轉換器(Analog-to-Digital Converter, ADC)，可以用於通訊與影像系統中。作者使用管線連續逼近式類比數位…
7
本論文實現兩個十位元高速取樣之漸進式(SAR)類比數位轉換器(ADC)。利用單次二位元輔助之架構來減少轉換週期，進而提升類比數位轉換器的操作速度。動態閂鎖電路(Dynamic latch)減少了比較…
8
本論文探討一個採用有限脈衝濾波器架構之雜訊整形連續漸進式類比至數位轉換器。這個ADC架構主要是以連續漸進式類比數位轉換器為基礎，並加入有限脈衝濾波器(FIR-Filter)的回授架構，來達到雜訊整形…
9
本論文為探討離散型三角積分調變器(Discrete-Time Delta-Sigma Modulator, DT-DSM)的設計與實踐。由於DT-DSM具有過取樣(Oversampling)和雜訊整…
10
本論文探討一個背景校正技術之十四位元一億兩千五百萬次取樣之兩階段式類比數位轉換器。這個ADC架構主要以管線連續漸進式類比數位轉換器為基礎，並加入了兩階段式的架構來提升ADC的操作速度。為了實現低功耗…